\r
// Defines controlling timing limits\r
#define TWI_FAST_MODE\r
-\r
+#ifdef __4MHZ__\r
+#define SYS_CLK 4000.0 // [kHz]\r
+#else\r
#define SYS_CLK 8000.0 // [kHz]\r
+#endif\r
+\r
+\r
\r
#ifdef TWI_FAST_MODE // TWI FAST mode timing limits. SCL = 100-400kHz\r
#define T2_TWI ((SYS_CLK *1300) /1000000) +1 // >1,3us\r