Makefiles for Linux
[owSlave2.git] / common / OWRomFunctionsDual.s
1 // Copyright (c) 2017, Tobias Mueller tm(at)tm3d.de\r
2 // All rights reserved. \r
3 // \r
4 // Redistribution and use in source and binary forms, with or without \r
5 // modification, are permitted provided that the following conditions are \r
6 // met: \r
7 // \r
8 //  * Redistributions of source code must retain the above copyright \r
9 //    notice, this list of conditions and the following disclaimer. \r
10 //  * Redistributions in binary form must reproduce the above copyright \r
11 //    notice, this list of conditions and the following disclaimer in the \r
12 //    documentation and/or other materials provided with the \r
13 //    distribution. \r
14 //  * All advertising materials mentioning features or use of this \r
15 //    software must display the following acknowledgement: This product \r
16 //    includes software developed by tm3d.de and its contributors. \r
17 //  * Neither the name of tm3d.de nor the names of its contributors may \r
18 //    be used to endorse or promote products derived from this software \r
19 //    without specific prior written permission. \r
20 // \r
21 // THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \r
22 // "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT \r
23 // LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR \r
24 // A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT \r
25 // OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, \r
26 // SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT \r
27 // LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, \r
28 // DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY \r
29 // THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT \r
30 // (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE \r
31 // OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE. \r
32 \r
33 \r
34 \r
35 .macro cjmp val,addr\r
36         cpi r_rwbyte,\val\r
37         breq \addr\r
38 .endm\r
39 .macro cljmp val,addr; Weiter sprung, wenn das ziel zu weit entfernt fuer brxx\r
40         cpi r_rwbyte,\val\r
41         brne 1f\r
42         rjmp \addr\r
43 1:\r
44 .endm\r
45 \r
46 .macro cset val,mod ;Nur der Mode wird gesetzt. Abkuerzung da oft nur das noch bleibt\r
47         cpi r_rwbyte,\val\r
48         brne 1f\r
49         ldi r_mode,\mod\r
50         rjmp handle_end\r
51 1:\r
52 .endm\r
53 \r
54 \r
55 \r
56 \r
57 #define OW_SLEEP 0\r
58 #define OW_READ_ROM_COMMAND 1\r
59 #define OW_MATCHROM 2\r
60 #define OW_SEARCHROMS 3  ;next send two bit\r
61 #define OW_SEARCHROMR 4  ; next resive master answer\r
62 #define OW_READ_COMMAND1 5\r
63 #define OW_READ_COMMAND2 6\r
64 #define OW_READ_COMMAND12 7 ;Skip ROM.... eigentlich nicht mit mehreren geraeten, aber bei loxone schon (CC 44)\r
65 #define OW_FWCONFIGINFO1 8\r
66 #define OW_FWCONFIGINFO2 9\r
67 \r
68 .comm idtable,64\r
69 \r
70 #ifdef _CHANGEABLE_ID_\r
71 #define OW_WRITE_NEWID 10\r
72 #define OW_READ_NEWID 11\r
73 #define OW_SET_NEWID 12\r
74 #define OW_FIRST_COMMAND 13\r
75 .comm newid,8\r
76 \r
77    \r
78 .macro CHANGE_ID_COMMANDS\r
79         cset 0x75,OW_WRITE_NEWID\r
80         cljmp 0xA7,hrc_set_readid\r
81         cljmp 0x79,hrc_set_setid\r
82 .endm\r
83 \r
84 \r
85 #else\r
86 #define OW_FIRST_COMMAND 10\r
87 #endif\r
88 \r
89 #ifndef _DIS_FLASH_\r
90 ; test auf run flasher command 0x88 in h_readcommand\r
91 .macro FLASH_COMMANDS\r
92         cpi r_rwbyte,0x88\r
93         brne 1f\r
94         rjmp hrc_jmp_flasher\r
95 1: ldi r_temp,0 ;Anderes Kommando flashmarker zuruecksetzen...\r
96         sts flashmarker,r_temp\r
97 .endm\r
98 #endif\r
99 \r
100 \r
101 .macro FW_CONFIG_INFO1\r
102         cljmp 0x85,hrc_fw_configinfo1\r
103 .endm\r
104 .macro FW_CONFIG_INFO2\r
105         cljmp 0x85,hrc_fw_configinfo2\r
106 .endm\r
107 \r
108 #ifdef _CHANGEABLE_ID_\r
109 ; lesen der ID aus dem EEPROM beim Start\r
110 read_EEPROM_ID1:  \r
111         ldi r_temp2,lo8(E2END)\r
112         ldi zh,hi8(E2END)\r
113         subi r_temp2,7\r
114         out _SFR_IO_ADDR(EEARH), zh\r
115         ldi r_bytep,0\r
116         ldi  zl,lo8(owid1)       \r
117     ldi  zh,hi8(owid1)\r
118         rjmp read_EEPROM_ID_loop\r
119 read_EEPROM_ID2:  \r
120         ldi r_temp2,lo8(E2END)\r
121         ldi zh,hi8(E2END)\r
122         subi r_temp2,15\r
123         out _SFR_IO_ADDR(EEARH), zh\r
124         ldi r_bytep,0\r
125         ldi  zl,lo8(owid2)       \r
126     ldi  zh,hi8(owid2)\r
127 read_EEPROM_ID_loop:\r
128         sbic _SFR_IO_ADDR(EECR), EEPE\r
129         rjmp read_EEPROM_ID_loop\r
130         out _SFR_IO_ADDR(EEARL),r_temp2\r
131         sbi _SFR_IO_ADDR(EECR), EERE\r
132         in r_rwbyte,_SFR_IO_ADDR(EEDR)\r
133         cpi r_rwbyte,0xFF\r
134         breq read_EEPROM_ID_end\r
135         st Z+,r_rwbyte\r
136         inc r_bytep\r
137         inc r_temp2\r
138         cpi r_bytep,8\r
139         brne read_EEPROM_ID_loop\r
140 read_EEPROM_ID_end:\r
141         ret\r
142 #endif\r
143 \r
144 \r
145 \r
146 \r
147 \r
148 \r
149 \r
150 handle_stable: \r
151                 rjmp handle_end_no_bcount // sleep eventuell reset, nichts tun und auf Timeout warten\r
152                 rjmp h_readromcommand \r
153                 rjmp h_matchrom \r
154                 rjmp h_searchroms \r
155                 rjmp h_searchromr\r
156                 rjmp h_readcommand1 \r
157                 rjmp h_readcommand2\r
158 #ifdef _HANDLE_CC_COMMAND_\r
159                 rjmp h_readcommand12\r
160 #else\r
161                 rjmp handle_end_no_bcount\r
162 #endif\r
163                 rjmp h_fwconfiginfo1\r
164                 rjmp h_fwconfiginfo2\r
165 #ifdef _CHANGEABLE_ID_\r
166                 rjmp h_writeid\r
167                 rjmp h_readid\r
168                 rjmp h_setid\r
169 #endif\r
170                 COMMAND_TABLE\r
171 \r
172 \r
173 \r
174 h_readromcommand:\r
175         clr r_bytep\r
176         cjmp 0x55,hrc_set_matchrom\r
177         cjmp 0xF0,hrc_set_searchrom\r
178         cjmp 0xEC,hrc_set_alarm_search\r
179 #ifdef _HANDLE_CC_COMMAND_\r
180         cjmp 0xCC,hrc_start_read_command12\r
181 #endif\r
182         rjmp handle_end_sleep\r
183 \r
184 #ifndef _DIS_FLASH_\r
185 ;sprung zum flasher\r
186 hrc_jmp_flasher:\r
187         lds r_temp,flashmarker\r
188         cpi r_temp,2\r
189         brne hrc_jmp_flasher_inc\r
190         ldi r_temp,0xC0\r
191         push r_temp\r
192         ldi r_temp,0x0E\r
193         push r_temp\r
194         ret ; Direkter Sprung zum Bootloader\r
195 hrc_jmp_flasher_inc:\r
196         inc r_temp\r
197         sts flashmarker,r_temp\r
198         rjmp handle_end_sleep\r
199 #endif\r
200 \r
201 hrc_set_matchrom:\r
202         ldi r_temp,3\r
203         sts srbyte,r_temp ; Beide geraete nehmen an searchrom teil\r
204         ldi r_mode,OW_MATCHROM\r
205         rjmp handle_end\r
206 \r
207 \r
208 \r
209 hrc_set_searchrom:      \r
210         ldi r_temp,3\r
211         sts srbyte,r_temp ; Beide geraete nehmen an searchrom teil\r
212         configZ idtable,r_bytep\r
213         rjmp h_searchrom_next_bit\r
214 \r
215 hrc_start_read_command: ;Skip rom und Matchrom ok...\r
216         lds r_temp,srbyte\r
217         cpi r_temp,1\r
218         breq hrc_start_read_command1\r
219         cpi r_temp,2\r
220         breq hrc_start_read_command2\r
221         rjmp handle_end_sleep\r
222         CRCInit1\r
223 hrc_start_read_command1:\r
224         ldi r_mode,OW_READ_COMMAND1\r
225         rjmp handle_end\r
226 hrc_start_read_command2:\r
227         ldi r_mode,OW_READ_COMMAND2\r
228         rjmp handle_end\r
229 \r
230 #ifdef _HANDLE_CC_COMMAND_\r
231 hrc_start_read_command12:\r
232         ldi r_mode,OW_READ_COMMAND12\r
233         rjmp handle_end\r
234 #endif\r
235 \r
236 hrc_set_alarm_search:\r
237         lds r_temp,alarmflag\r
238         tst r_temp\r
239         brne hrc_set_searchrom ;alarm flag nicht 0 also gehe zu searchrom\r
240         ; sonst tue nichts\r
241         rjmp handle_end_sleep\r
242 \r
243 hrc_fw_configinfo1:\r
244         ldi r_mode,OW_FWCONFIGINFO1\r
245         ldi r_sendflag,1\r
246         CRCInit2\r
247         rjmp h_fwconfiginfo1\r
248 \r
249 hrc_fw_configinfo2:\r
250         ldi r_mode,OW_FWCONFIGINFO2\r
251         ldi r_sendflag,1\r
252         CRCInit2\r
253         rjmp h_fwconfiginfo2\r
254 \r
255 \r
256 ;---------------------------------------------------\r
257 ;   MATCH ROM\r
258 ;---------------------------------------------------\r
259         \r
260 \r
261 h_matchrom:\r
262         lds r_bcount,srbyte\r
263         sbrs r_bcount,0 ;ueberspringe wenn bit 1 =0 also geraet 1 nich mehr im rennen\r
264         rjmp h_matchrom_id2\r
265         configZ owid1,r_bytep\r
266         ld r_temp2,Z\r
267         cp r_temp2,r_rwbyte\r
268         breq h_matchrom_id2\r
269         cbr r_bcount,1 ; loesche geraet\r
270         breq h_matchrom_sleep\r
271 h_matchrom_id2:\r
272         configZ owid2,r_bytep\r
273         ld r_temp2,Z\r
274         cp r_temp2,r_rwbyte\r
275         breq hmr_next_byte\r
276         cbr r_bcount,2 ; loesche geraet\r
277         breq h_matchrom_sleep\r
278 \r
279 hmr_next_byte:\r
280         sts srbyte,r_bcount\r
281         cpi r_bytep,7\r
282         breq hrc_start_read_command ;Starten von Read Command\r
283         rjmp handle_end_inc\r
284 \r
285 h_matchrom_sleep:\r
286         sts srbyte,r_bcount\r
287         rjmp handle_end_sleep\r
288 \r
289 \r
290 ;---------------------------------------------------\r
291 ;   SEARCH ROM\r
292 ;---------------------------------------------------\r
293 \r
294 \r
295 h_searchrom_next_bit:  ;Setup next Bit of ID\r
296         ld r_temp2,Z\r
297         lds r_temp,srbyte  ;srbyte ist ein zeiger auf die bits fuer ein bit im Table\r
298 h_searchrom_next_bit_l2:\r
299         cpi r_temp,3\r
300         breq h_searchrom_next_bit_l1\r
301         lsr r_temp2\r
302         lsr r_temp2\r
303         inc r_temp\r
304         rjmp h_searchrom_next_bit_l2\r
305 h_searchrom_next_bit_l1:\r
306         lsr r_temp2\r
307         rol r_rwbyte  ; negiertes bit in rwbyte\r
308         lsr r_temp2\r
309         rol r_rwbyte  ; bit in rwbyte\r
310         ldi r_sendflag,1\r
311         ldi r_bcount,0x40 ; zwei bits sensden dann zu Searchromr \r
312         ldi r_mode,OW_SEARCHROMR\r
313         rjmp handle_end_no_bcount\r
314 \r
315 \r
316 \r
317 h_searchroms:  ; Modus Send zwei bit\r
318         configZ idtable,r_bytep\r
319         ld r_temp2,Z+\r
320         lds r_temp,srbyte\r
321         cpi r_temp,3\r
322         breq h_searchroms_idd\r
323         cpi r_temp,1\r
324         breq h_searchroms_id1\r
325         cpi r_temp,2\r
326         breq h_searchroms_id2\r
327         rjmp handle_end_sleep ; zur Sicherheit.....\r
328 h_searchroms_idd:\r
329         andi r_rwbyte,0x80\r
330         breq h_searchroms_idd_zero\r
331         ; Master send 1\r
332         sbrc r_temp2,0 ;springe wenn nicht beide bits 0 (id 1 negiert und id 2 negiert)\r
333         rjmp handle_end_sleep ;\r
334         sbrc r_temp2,4  ;id1 set? then skip\r
335         cbr r_temp,1  ; loesche bit 1 in srbyte\r
336         sbrc r_temp2,2 ; springe wenn id 2 gesetzt ist\r
337         cbr r_temp,2 ;  loesche bit 2 in srbyte \r
338         sts srbyte,r_temp\r
339         rjmp h_searchroms_idX_end\r
340 h_searchroms_idd_zero:\r
341         sbrc r_temp2,1 ;springe wenn nicht beide 1 (id 1  und id 2 )\r
342         rjmp handle_end_sleep ;beide 1 gehe schlafen\r
343         sbrs r_temp2,4  ;id1 0? then skip\r
344         cbr r_temp,1  ; loesche bit 1 in srbyte\r
345         sbrs r_temp2,2 ; springe wenn id 2  null ist\r
346         cbr r_temp,2  ; loesche bit 2 in srbyte\r
347         sts srbyte,r_temp\r
348         rjmp h_searchroms_idX_end\r
349 h_searchroms_id1:\r
350         andi r_rwbyte,0x80\r
351         breq h_searchroms_id1_zero\r
352         ; Master send 1\r
353         sbrs r_temp2,5  ;id1 set? then skip\r
354         rjmp handle_end_sleep ;\r
355         rjmp h_searchroms_idX_end\r
356 h_searchroms_id1_zero:          \r
357         sbrs r_temp2,4  ;id1 set? then skip\r
358         rjmp handle_end_sleep ;\r
359         rjmp h_searchroms_idX_end\r
360 h_searchroms_id2:\r
361         andi r_rwbyte,0x80\r
362         breq h_searchroms_id2_zero\r
363         ; Master send 1\r
364         sbrs r_temp2,3  ;id1 set? then skip\r
365         rjmp handle_end_sleep ;\r
366         rjmp h_searchroms_idX_end\r
367 h_searchroms_id2_zero:          \r
368         sbrs r_temp2,2  ;id1 set? then skip\r
369         rjmp handle_end_sleep ;\r
370         rjmp h_searchroms_idX_end\r
371 h_searchroms_idX_end:\r
372         lds r_temp,srbyte\r
373         tst r_temp\r
374         brne h_searchroms_idX_end1\r
375         rjmp handle_end_sleep\r
376 h_searchroms_idX_end1:\r
377         inc r_bytep\r
378         cpi r_bytep,64\r
379         breq h_searchrom_end_ok  ;unterschied nur das letzt bit wird wohl nie vorkommen\r
380         rjmp h_searchrom_next_bit\r
381 \r
382 h_searchrom_end_ok:\r
383         clr r_sendflag\r
384         rjmp hrc_start_read_command\r
385 \r
386 h_searchromr:  ; stelle um auf empfangen\r
387         clr r_sendflag\r
388         ldi r_mode,OW_SEARCHROMS\r
389         ldi r_bcount,0  ;gehe nach einem bit zu SEARCHROMS\r
390         rjmp handle_end_no_bcount\r
391 \r
392 \r
393 ;---------------------------------------------------\r
394 ;   FW_CONFIG_INFO\r
395 ;---------------------------------------------------\r
396 \r
397 h_fwconfiginfo1:\r
398         configZ config_info1,r_bytep\r
399         rjmp h_fwconfiginfo_go\r
400 h_fwconfiginfo2:\r
401         configZ config_info2,r_bytep\r
402 \r
403 h_fwconfiginfo_go:\r
404         cpi  r_bytep,24\r
405         breq h_fwconfiginfo_crc\r
406 #ifdef _CRC8_\r
407         cpi  r_bytep,25\r
408         breq h_fwconfiginfo_all\r
409 #elif defined _CRC16_\r
410         cpi  r_bytep,26\r
411         breq h_fwconfiginfo_all\r
412 #else\r
413         cpi  r_bytep,25\r
414         breq h_fwconfiginfo_all\r
415 #warning No CRC known code implemented\r
416 #endif\r
417 h_fwconfiginfo_end:\r
418         //configZ config_info1,r_bytep  //crc16 wird in config_info1 gespeichert, auch bei config_info2 \r
419         ld   r_rwbyte,Z\r
420         rjmp handle_end_inc\r
421 h_fwconfiginfo_crc:\r
422 #ifdef _CRC8_ \r
423         lds r_rwbyte,crc\r
424         rjmp handle_end_inc\r
425 #elif defined _CRC16_\r
426         lds r_temp,crc\r
427         com r_temp\r
428         sts config_info1+24,r_temp\r
429         lds r_temp,crc+1\r
430         com r_temp\r
431         sts config_info1+25,r_temp\r
432         rjmp h_fwconfiginfo_end\r
433 #endif\r
434 h_fwconfiginfo_all:\r
435         rjmp handle_end_sleep\r
436 \r
437 \r
438 ;---------------------------------------------------\r
439 ;   CHANGE ROM FUNCTIONS\r
440 ;---------------------------------------------------\r
441 \r
442 \r
443 #ifdef _CHANGEABLE_ID_\r
444 \r
445 h_writeid:\r
446         configZ newid,r_bytep\r
447         st   Z,r_rwbyte\r
448         cpi  r_bytep,7\r
449         breq h_writeid_all\r
450         rjmp handle_end_inc\r
451 h_writeid_all:\r
452         rjmp handle_end_sleep\r
453 \r
454 \r
455 hrc_set_readid:\r
456         ldi r_mode,OW_READ_NEWID\r
457         ldi r_sendflag,1\r
458 h_readid:\r
459         cpi  r_bytep,8\r
460         breq h_readid_all\r
461         configZ newid,r_bytep\r
462         ld   r_rwbyte,Z\r
463         rjmp handle_end_inc\r
464 h_readid_all:\r
465         clr  r_sendflag\r
466         rjmp handle_end_sleep\r
467 \r
468 hrc_set_setid:\r
469         ldi r_mode,OW_SET_NEWID\r
470         ;ldi r_bytep,1 ;start to write in 2\r
471         rjmp handle_end_inc ;set r_bytep to 1!!!\r
472 \r
473 h_setid:\r
474         lds r_bcount,srbyte\r
475         cpi r_bcount,2\r
476         breq h_setid2\r
477 h_setid1:\r
478         configZ owid1,r_bytep\r
479         rjmp h_setido\r
480 h_setid2:\r
481         configZ owid2,r_bytep\r
482 h_setido:\r
483         ld r_temp,Z\r
484         cp r_rwbyte,r_temp\r
485         brne h_setid_bad_code_all\r
486         cpi r_bytep,1\r
487         breq h_setid_set2\r
488         cpi r_bytep,5 \r
489         breq h_setid_set3\r
490         cpi r_bytep,6\r
491         breq h_setid_copy_id\r
492         rjmp h_setid_bad_code_all ;sollte eigentlich nicht passieren\r
493 h_setid_set2:\r
494         ldi r_temp,3\r
495         add r_bytep,r_temp\r
496 h_setid_set3:\r
497         inc r_bytep\r
498         rjmp handle_end\r
499 h_setid_copy_id:\r
500         ldi r_temp2,lo8(E2END)\r
501         ldi zh,hi8(E2END)\r
502         ldi r_temp,7\r
503         sbrc r_bcount,1\r
504         ldi r_temp,15\r
505         sub r_temp2,r_temp\r
506         ;ldi r_temp,0 ;kommt nicht vor das ein E2ROM genau n*256+(0 bis 7) byte gross ist\r
507         ;sbc zh\r
508         out _SFR_IO_ADDR(EEARH),zh\r
509         ldi zl,lo8(newid)\r
510         ldi zh,hi8(newid)\r
511         ldi r_bytep,0\r
512 h_setid_EEPROM_write:\r
513         sbic _SFR_IO_ADDR(EECR), EEPE   \r
514         rjmp h_setid_EEPROM_write\r
515         ldi r_temp, (0<<EEPM1)|(0<<EEPM0)\r
516         out _SFR_IO_ADDR(EECR), r_temp\r
517         ;nur adresse L schreiben H bleibt aus oben genannten grund gleich.\r
518         out _SFR_IO_ADDR(EEARL),r_temp2\r
519         ld  r_rwbyte,Z+\r
520         out _SFR_IO_ADDR(EEDR), r_rwbyte\r
521         sbi _SFR_IO_ADDR(EECR), EEMPE\r
522         sbi _SFR_IO_ADDR(EECR), EEPE\r
523         inc r_bytep\r
524         inc r_temp2\r
525         cpi r_bytep,8\r
526         brne h_setid_EEPROM_write\r
527         //rcall read_EEPROM_ID1\r
528         //rcall read_EEPROM_ID2\r
529         push r_idm1\r
530         push r_idm2\r
531         push xl\r
532         push xh\r
533         rcall init_idtable\r
534         pop xh\r
535         pop xl\r
536         pop r_idm2\r
537         pop r_idm1\r
538 h_setid_bad_code_all:\r
539         rjmp handle_end_sleep\r
540 \r
541 \r
542 \r
543 #endif\r
544 \r
545 \r
546 spause:\r
547         nop\r
548         nop\r
549         nop\r
550         nop\r
551         ret\r
552 \r
553 \r
554 .global OWINIT\r
555 OWINIT:\r
556         \r
557 #ifndef _DIS_FLASH_\r
558 ; check for bootloader jumper\r
559         ;vor allen anderen Registerconfigs\r
560         push r_temp\r
561 \r
562         ldi r_temp,(1<<PUD) ;enable pullup \r
563         out _SFR_IO_ADDR(MCUCR) ,r_temp\r
564         sbi _SFR_IO_ADDR(PORTA),PINA5 ;internal pullup on PINA5\r
565         sbi _SFR_IO_ADDR(PORTA),PINA4 ;internal pullup on PINA4\r
566         rcall spause\r
567         sbis _SFR_IO_ADDR(PINA),PINA5\r
568         rjmp owinit_botest_end  ;PinA5 nicht auf 1\r
569         sbis _SFR_IO_ADDR(PINA),PINA4\r
570         rjmp owinit_botest_end ;PinA4 nicht auf 1\r
571         cbi _SFR_IO_ADDR(PORTA),PINA4 \r
572         sbi _SFR_IO_ADDR(DDRA),PINA4  ;PINA4 AUSGANG und 0\r
573         rcall spause\r
574         sbic _SFR_IO_ADDR(PINA),PINA5 \r
575         rjmp owinit_botest_end ;PINA5 nicht 0.... nicht verbunden\r
576         cbi _SFR_IO_ADDR(DDRA),PINA4\r
577         ldi r_temp,0xC0\r
578         push r_temp\r
579         ldi r_temp,0x0E\r
580         push r_temp\r
581         ret ; Direkter Sprung zum Bootloader*/\r
582 owinit_botest_end:\r
583 #endif\r
584         HW_INIT  //Microcontroller specific\r
585         CHIP_INIT //1-Wire device specific\r
586         pop r_temp\r
587 init_idtable:\r
588         push yl\r
589         push yh\r
590         push r_temp\r
591         push r_rwbyte\r
592         push r_idn1\r
593         push r_idn2\r
594 #ifdef _CHANGEABLE_ID_\r
595         rcall read_EEPROM_ID1\r
596         rcall read_EEPROM_ID2\r
597 #endif\r
598         ldi r_bytep,8\r
599         ldi r_temp,0\r
600         ldi  zl,lo8(idtable)\r
601     ldi  zh,hi8(idtable)\r
602         ldi  xl,lo8(owid1)\r
603         ldi  xh,hi8(owid1)\r
604         ldi      yl,lo8(owid2)\r
605         ldi  yh,hi8(owid2)\r
606 owinit_odgen1:\r
607         ld r_idm1,X+\r
608         ld r_idm2,Y+\r
609         mov r_idn1,r_idm1\r
610         com r_idn1\r
611         mov r_idn2,r_idm2\r
612         com r_idn2\r
613         ldi r_bcount,8\r
614         mov r_temp,r_idm1\r
615         and r_temp,r_idm2\r
616         mov r_temp2,r_idn1\r
617         and r_temp2,r_idn2\r
618 owinit_odgen2:\r
619         ldi r_mode,0\r
620         lsr r_idm1\r
621         rol r_mode  ;6. Bit id1 \r
622         lsr r_idn1  \r
623         rol r_mode ; 5. Bit id1negiert\r
624         lsr r_idm2\r
625         rol r_mode  ;;4. Bit id2 \r
626         lsr r_idn2  \r
627         rol r_mode  ;3. Bit id2 negiert\r
628         lsr r_temp \r
629         rol r_mode ;zweites bit  id1 und id2\r
630         lsr r_temp2\r
631         rol r_mode   ;erstes bit id1 negiert und id2  negiert\r
632         st  Z+,r_mode\r
633         dec r_bcount\r
634         brne owinit_odgen2\r
635         dec r_bytep\r
636         brne owinit_odgen1\r
637         ;copy ids in config bytes\r
638         ldi  xl,lo8(owid1)\r
639         ldi  xh,hi8(owid1)\r
640         ldi      yl,lo8(config_info2+17)\r
641         ldi  yh,hi8(config_info2+17)\r
642         ldi r_temp,7\r
643 owinit_cpconfig1:\r
644         ld r_rwbyte,X+\r
645         st Y+,r_rwbyte\r
646         dec r_temp\r
647         brne owinit_cpconfig1\r
648         ldi  xl,lo8(owid2)\r
649         ldi  xh,hi8(owid2)\r
650         ldi      yl,lo8(config_info1+17)\r
651         ldi  yh,hi8(config_info1+17)\r
652         ldi r_temp,7\r
653 owinit_cpconfig2:\r
654         ld r_rwbyte,X+\r
655         st Y+,r_rwbyte\r
656         dec r_temp\r
657         brne owinit_cpconfig2\r
658 \r
659 \r
660         ldi r_temp,0\r
661         sts mode,r_temp\r
662         sts bcount,r_temp\r
663         sts alarmflag,r_temp\r
664         RESETZEROMARKER\r
665         pop r_idn2\r
666         pop r_idn1\r
667         pop r_rwbyte\r
668         pop r_temp\r
669         pop yh\r
670         pop yl\r
671         \r
672         ret\r
673 \r
674 .global EXTERN_SLEEP\r
675 EXTERN_SLEEP:\r
676         cli\r
677         push r_temp\r
678         ldi r_temp,0\r
679         sts mode,r_temp ;SLEEP\r
680         sts gcontrol,r_temp\r
681         sts sendflag,r_temp\r
682         sts bcount,r_temp\r
683         RESETZEROMARKER\r
684         pop r_temp\r
685         sei\r
686         ret